Intel entwickelt Teraflop-Chip

Intel zeigte heute auf dem Intel Developer Forum (IDF) Lösungen, die den wachsenden Anforderungen an Internet-basierte Software, Services und digitale Unterhaltungsangebote gerecht werden können. Justin Rattner, Intel Senior Fellow und Chief Technology Officer, beschrieb in einer Rede künftige Online-Softwareservices, die in riesigen Mega-Rechenzentren mit mehr als einer Millionen Servern gehostet werden. Sie sollen es den Menschen ermöglichen, jederzeit online auf persönliche Daten zuzugreifen oder auch - mittels leistungsfähiger Endgeräte - auf digitale Unterhaltungsangebote und Programme. So können fotorealistische Computerspiele online bereitgestellt sowie Video-Sharing in Echtzeit und gezielte Multimedia-Datensuche unterstützt werden. Dieses neue Anwendungsszenario verlangt nach Rechenkapazitäten von einer Billion Fließkomma-Operationen pro Sekunde (Teraflop) und Übertragungsbandbreiten im Bereich von mindestens einem Terabyte pro Sekunde (ein Terabyte entspricht 1024 Gigabyte).

"Der Aufbau von Mega-Rechenzentren und die Nachfrage nach sehr leistungsfähigen Endgeräten wird von der Branche Innovation auf allen Ebenen verlangen", sagte Rattner. "Dazu sind Mehrkern-Prozessoren ebenso notwendig wie eine schnellere Kommunikation der einzelnen Systeme untereinander, sowie erhöhte Sicherheit und Energieeffizienz. Die Lösung dieser Herausforderungen wird sich positiv auf alle IT-Geräte auswirken. Entwicklern und System-Designern eröffnen sich neue Chancen und Märkte."

Forschung im Tera-Bereich

Rattner zeigte die Bedeutung dreier entscheidender Neuentwicklungen in der Silizium-Technologie auf. So stellte er erste Details eines Prozessor-Prototypen vor, der in den Teraflop-Bereich vorstößt. Dieser Protoyp ist der erste programmierbare Teraflop-Prozessor der Welt. Er verfügt über 80 einfache Einheiten (Cores) und ist mit 3,1 Ghz getaktet. Das Ziel dieses Versuchs-Prozessors ist es, Strategien für die Verbindung der einzelnen Prozessor-Elemente untereinander zu entwickeln, wenn Terabytes an Daten zwischen ihnen transportiert werden - von Core zu Core und von den Cores zu dem Speicher.

"Zusammen mit unseren aktuellen Durchbrüchen in der Silizium-Photonik adressieren diese experimentellen Chips die drei wichtigsten Anforderungen für Rechenleistung im Tera-Bereich - eine Leistungsfähigkeit von Billionen Operationen pro Sekunde, eine Speicherbandbreite von Terabytes pro Sekunde sowie eine I/O-Kapazität, die sich in Terabit pro Sekunde bemisst", sagte Rattner. "Auch wenn die kommerzielle Anwendung dieser Technologien noch Jahre in der Zukunft liegt - es ist ein erster Schritt hin zu PCs und Servern mit Leistungen im Tera-Bereich."

Existierende Prozessor-Designs bestehen aus hunderten Millionen von Transistoren. Das Design des neuen Teraflop-Chips besteht im Gegensatz dazu aus 80 Einheiten ("tiles"), die in einer blockförmigen 8x10-Matrix angeordnet sind. Jede Einheit besteht aus einem kleinen Rechenkern (Core) und einem Router. Der Rechenkern enthält einem einfachen Befehlssatz, der Fließkomma-Daten verarbeiten kann, jedoch nicht zur Intel Architecture kompatibel ist. Der Router lenkt die Datenströme zwischen den Kernen und dem Speicher über das im Chip integrierte Netzwerk.

Die zweite maßgebliche Neuentwicklung ist ein SRAM-Speicherchip (SRAM: Static Random Access Memory - statisches RAM) mit einer Kapazität von 20 MB, der sich oberhalb der Prozessoreinheiten befindet (stacked) und über Tausende von Interconnects den Speicher und mit den Prozessorkernen verbindet. Damit ergibt sich eine Übertragungsbandbreite von mehr als einem Terabyte pro Sekunde zwischen Speicher und den Prozessoreinheiten.

Rattner führte außerdem eine dritte Innovation vor: den kürzlich vorgestellten Hybrid-Silizium-Laser. Dieser Laser-Chip wurde gemeinsam mit Forschern der University of California in Santa Barbara entwickelt. Mit dieser Technologie könnten bis zu mehr als hundert hybrider Silizium-Laser zusammen mit anderen photonischen Silizium-Komponenten auf einem einzigen Silizium-Chip untergebracht werden. Dies könnte eine optische Verbindung ermöglichen, die in einem Geschwindigkeitsbereich von mehreren Terabit pro Sekunde arbeitet. Damit können mehrere Terabyte an Daten zwischen Chips in Computern, zwischen einzelnen Rechnern oder zwischen Servern in Rechenzentren transportiert werden.

Intel wird eng mit anderen Hardware-Herstellern, Softwareanbietern und Entwicklern aus der IT-Branche zusammenarbeiten, um Tera-Scale-Computing zur Einsatzreife zu bringen.