AMD und IBM präsentieren 65-nm-Prozesstechnologien für Hochleistungsprozessoren mit geringem Leistungsverbrauch


AMD und IBM präsentierten auf dem International Electron Devices Meeting (IEDM) in Washington, D.C., ihre Fortschritte bei der Entwicklung neuer Prozesstechnologien und Materialien zur Herstellung von Hochleistungsprozessoren mit Halbleiterstrukturen von 65 nm.
So gaben beide Unternehmen bekannt, dass es gelungen sei, Embedded Silizium-Germanium (e-SiGe) mit Dual Stress Liner (DSL) und Stress Memorization Technologie (SMT) auf SOI-Wafern (Silicon-On-Insulator) zu kombinieren und somit gegenüber ähnlichen Chips, die ohne Stress-Technologie hergestellt werden, eine 40 Prozent höhere Transistorleistung zu erzielen, bei gleichzeitiger Kontrolle über den Stromverbrauch sowie die Verlustwärme.
Bei den neuen Prozesstechnologien kommen Isolationsmaterialien mit niedrigeren dielektrischen Konstanten (Lower-K) zum Einsatz, die kürzere Signallaufzeiten durch die Interconnects ermöglichen und somit die Leistung der Produkte verbessern und den Leistungsverbrauch senken. Die neuen Technologien lassen sich zur Produktion von Chips mit 65-nm-Strukturen einsetzen und sind aufgrund ihrer Skalierbarkeit auch zur Fertigung kommender Prozessor-Generationen nutzbar.
?Unsere Zusammenarbeit bei der Entwicklung moderner Prozesstechnologien beweist erneut unsere Fähigkeit, die leistungsstärksten Prozessoren herzustellen, die extrem wenig Strom verbrauchen,? so Nick Kepler, AMDs Vice President of Logic Technology Development. ?Mit diesen Errungenschaften erweitern wir die Liste unserer Erfolge und zeigen, wie sich mit gemeinsam genutztem Know-how und den Fähigkeiten beider Unternehmen Hindernisse beseitigen und wertvolle Innovationen für unsere Kunden realisieren lassen.?
?Wir sind überzeugt, dass unsere Entwicklungspartnerschaft mit AMD in East Fishkill, N.Y., der richtige Weg ist, um bei Hochleistungschips mit Strukturen, die fast im atomaren Bereich liegen, Probleme mit dem Leistungsverbrauch und der Wärmeentwicklung zu lösen,? so Gary Patton, Vice President, Technology Development, von IBMs Semiconductor Research and Development Center. ?Die erfolgreiche Nutzung führender Technologien von IBM, AMD und unseren Partnern zur Entwicklung von 65-nm-Chips demonstriert die Stärke unseres gemeinsamen Innovationsmodells.?
Weitere Einzelheiten über die technologischen Innovationen der dritten Strain-Generation von AMD und IBM wurden auf dem ?2005 IEEE International Electron Devices Meeting? bekannt gegeben, das vom 5. bis 7. Dezember in Washington, D.C., stattfand. Die Technologie wurde im Rahmen eines Entwicklungsabkommens zwischen AMD und IBM in AMDs Halbleiterwerk in Dresden sowie im IBM Semiconductor Research and Development Center in East Fishkill, N.Y., entwickelt.
Veröffentlicht:

Kategorie:
Kommentare: 0