AMD mit vier Desktop-Bulldozern zum Frühjahr, Hudson mit USB 3.0

Im ATI-Forum ist eine Folie von AMD aufgetaucht, welche vier Bulldozer-CPUs für das kommende Frühjahr ankündigt. Des weiteren bestätigt eine Chipsatz Roadmap USB 3.0 für den Llano Chipsatz "Hudson".



Die in 32nm gefertigten Prozessoren mit Codenamen Zambezi auf Basis des AM3+ Sockels setzen dabei auf DDR3 und einen im Vergleich zur aktuellen Riege verbesserten Turbo. Die AM3+ CPUs sind dabei nicht abwärtskompatibel zum AM3 Sockel. Allerdings sind die älteren AM3 CPUs auch im AM3+ Sockel lauffähig.
Den Anfang machen im frühen zweiten Quartal zwei Octa-Core Prozessoren mit 125 und 95W TDP. Die beiden Achtkerner können auf 8MiB L3-Cache zurückgreifen. Zudem hat jedes Bulldozer-Modul à zwei Kernen einen L2-Cache in der Größe von 2MiB zu Verfügung. Das Topmodell mit acht Kernen setzt also auf insgesamt 16MiB Cache.
Gegen Mitte des zweiten Quartals folgen dann ein Sechskerner und ein Vierkerner, beide mit einer TDP von 95W. Während der Sechskerner noch auf die vollen 8MiB L3-Cache zurückgreifen kann, wurde selbiger beim Quad-Core um die Hälfte gestutzt und hat nur 4MiB L3-Cache.



Bis die neuen CPUs auf Bulldozer-Basis das Licht der Welt erblicken, hat AMD noch ein umfangreiches Restprogramm für die aktuelle AM3 Riege in Petto. Dabei bekommt noch fast das ganze Sortiment Updates, meist in Form von Taktsteigerungen um die 100MHz.

Passend hierzu ist eine Plattform-Roadmap aufgetaucht, welche die kommenden Chipsätze auflistet, die den neuen CPUs zur Seite gestellt werden. Während die Bulldozer an dieser Stelle mit einem nur marginalen Update der 800er Chipsätze auskommen müssen und auch nur eine etwas aufpolierte Southbridge mit dem Namen SB950 zur Seite bekommen, wirken die Chipsätze für die Llano APU wesentlich interessanter. Im Unterschied zu den 900er Chipsätzen kann der Chipsatz für die ersten Fusion CPUs mit integrierter DX11 Grafik, Codename Hudson, z.B. auf vier USB 3.0 Ports setzen. Daneben setzt die Lynx Plattform auf Basis des neuen Sockels FM1 auf DDR3 1600 und maximal vier Kerne pro Prozessor.