Die zur Zeit erhältlichen 3D-NAND-Chips, die als BiCS2-NAND bezeichnet werden, besitzen 48 Schichten. Die nun vorgestellten Chips können auf 64 Schichten zurückgreifen, werden als BiCS3-NAND bezeichnet und können so bei gleicher Größe eine um knapp 40 Prozent höhere Speicherdichte bieten. So kann einerseits eine höhere Kapazität auf gleicher Fläche geboten werden und andererseits soll dies für niedrigere Produktionskosten beziehungsweise ein besseres GByte-pro-Euro-Verhältnis sorgen. Nach wie vor kommt die TLC-Technologie zum Einsatz, die pro Zelle drei Bits speichern kann. Toshiba und Western Digital geben pro Chip eine maximale Speicherkapazität von 256 Gigabit an. Damit wolle man mit Samsungs V-NAND-Technologie gleichziehen.
Die von Toshiba und Western Digital in Japan errichtete Fab 2 solll dabei als Produktionsstätte fungieren. Im ersten Quartal 2017 soll der Startschuss für die Massenproduktion des 3D-NAND mit 64 Schichten fallen. Bislang habe man lediglich Samples zu Evaluierungszwecken gefertigt.
